主板上各种信号说明

主板上各种信号说明

CPU接口信号说明

地址总线信号

• A[31:3]# I/O Address：这组地址信号定义了CPU的最大内存寻址空间为4GB。在地址周期的第一个子周期中，这些Pin传输的是交易的地址，在地址周期的第二个子周期中，这些Pin传输的是这个交易的信息类型。
• A20M# I/O Address-20 Mask：此信号由ICH(南桥)输出至CPU的信号。它是让CPU在Real Mode(真实模式)时仿真8086只有1MByte(1兆字节)地址空间，当超过1Mbyte位空间时A20M#为Low，A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。

地址选通信号

• ADS# I/O Address Strobe：当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中，所有Bus上的信号都在监控ADS#是否有效，一旦ADS#有效，它们将会作一些相应的动作，如奇偶检查、协义检查、地址译码等操作。
• ADSTB[1:0]# I/O Address Strobes：这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。相应的ADSTB0#负责REQ[4:0]#和A[16:3]，ADSTB1#负责A[31:17]#。

地址奇偶校验信号

• AP[1:0]# I/O Address Parity：这两个信号主要用对地址总线的数据进行奇偶校验。

总线时钟信号

• BCLK[1:0] I/O Bus Clock：这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。

下一块请求信号

• BNR# I/O Block Next Request：这个信号主要用于宣称一个总线的延迟通过任一个总线代理，在这个期间，当前总线的拥有者不能做任何一个新的交易。

总线优先权请求信号

• BPRI# I/O Bus Priority Request：这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当Pin。当BPRI#有效时，所有其他的设备都要停止发出新的请求，除非这个请求正在被锁定。总线所有者要始终保持BPRI#为有效，直到所有的请求都完成才释放总线的控制权。

总线选择信号

• BSEL[1:0] I/O Bus Select：这两组信号主要用于选择CPU所需的频率。

数据总线信号

• D[63:0]# I/O Data：这些信号线是数据总线主要负责传输数据。它们提供了CPU与NB(北桥)之间64Bit的通道。只有当DRDY#为Low时，总在线的数据才为有效，否则视为无效数据。

数据奇偶校验信号

• DP[3:0]# I/O Data Parity：这四个信号主要用于对数据总在线的数据进行奇偶校验。当DRDY#为Low时，指示当前数据总在线的数据是有效的，若为High时，则总在线的数据为无效。

浮点运算错误信号

• FERR#：当cpu内部浮点运算器发生一个不可遮蔽的浮点运算错误时，FERR#被cpu驱动为Low。这个信号用于设定GTLnBus的参考电压，这个信号一般被设为Vcc电压的三分之二。

忽略数值错误信号

• IGNNE#：这个信号为一ICH输出至cpu的信号。IGNNE#为Low时，cpu会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若IGNNE#为High时，又有错误存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时，cpu会继续执行这个浮点指令但若指令不是上述指令时cpu会停止执行而等待外部中断来处理这个错误。

以上是对主板上各种信号的详细说明，每个信号都有其特定的功能和重要性，确保计算机系统的正常运行。